本文来源：https://blog.csdn.net/LinuxArmbiggod/article/details/83277035
LCD手册关键信息提取
在看LCD数据手册时候主要关注如下两部分信息：
行场控制LCD时序图
时序参数
屏时序信号：
VCLK ：像素时钟信号（用于锁存图像数据的像素时钟）
HSYNC：行同步信号 （代表新的一行图像数据开始发送）
VSYNC：帧同步信号 （代表新的一屏图像数据开始发送）
VDEN: 数据有效标志位
VD : 图像数据信号
注意：在帧同步和行同步操作的头尾都必须留有回扫时间。这样的时序安排用于显示器电子枪偏转所需要的时间。
关键时序参数说明：
上边界：Upper margin, vertical back porch
下边界：Low margin, vertical front porch
左边界 : left margin, horizontal back porch
右边界：right margin,horizontal front porch
水平同步： hsync,horizontal pulse width
垂直同步：vsync, vertical pulse width
横向分辨率: xres, Horizontal valid data
纵向分辨率：yres, vertical valid data
如下图所示：
hback-porch (HBP)：行信号左边沿无效信号时间范围
hfront-porch (HFP)： 行信号右边沿无效信号时间范围
hsync-len (HPW)： 行信号电子枪回扫时间 即 水平同步时间 Hsyc
vback-porch(VBP) ：帧信号上边沿无效信号时间范围
vfront-porch(VFP)：帧信号下边沿无效信号时间范围
vsync-len(VPW)：帧信号电子枪回扫时间 即垂直同步时间 Vsync
hactive(HVD)：有效像素信号纵向分辨率
vactive(VVD)：有效像素信号横向分辨率
并且满足如下关系：
Left_margin + right_margin + hsync + xres = horizontal period （水平信号总周期）
Upper_margin + low_margin + hsync + yres = vertical period （垂直信号总周期）
关于像素时钟和lane传输速率的计算
像素时钟：clock-frequency 即DCLK(dotc clock), PCLK(pixel clock).
clock-frequency = (h_active + hfp + hbp + h_sync) * (v_active + vfp + vbp + v_sync) * fps
= 水平信号总周期*垂直信号总周期*帧率
fps为帧率，一般为60，表示每秒刷新60帧图像
lane传输速率：表示一条数据 lane 的传输速率,单位为 Mbits/s
lane_clk = 100 + H_total×V_total × fps × 3 × 8 / lanes_nums
total 这里指的是 水平 垂直信号总周期
fps 为帧率 取60
3 × 8 代表一个 RGB 为 3 个字节，每个字节 8 bit
lanes 代表 data 通道数
